Morgan Stanley: Responde a las cinco preguntas clave sobre la cadena de suministro de semiconductores de inteligencia artificial en Asia

El último informe de Morgan Stanley desentraña el ruido en torno a las inversiones en infraestructura de IA y, basado en una investigación de campo en la cadena de suministro asiática, responde a las cinco preguntas clave que más preocupan al mercado: el esquema de encapsulado Rubin Ultra de Nvidia, la elección del proveedor para LPU, el cambio de chips base HBM de Samsung hacia TSMC, el impacto de la colaboración entre Broadcom y Google en MediaTek y el significado real de la demanda de chips por nuevas implementaciones de capacidad de procesamiento.

En el campo del encapsulado avanzado, Morgan Stanley indica que TSMC continúa fortaleciendo su posición monopólica en CoWoS/SoIC y estima que su capacidad de producción llegará a 160-170 mil piezas por mes en 2027, suficiente para satisfacer la creciente demanda de capacidad de procesamiento. Sin embargo, los chips de tamaño ultra grande aún deben afrontar desafíos técnicos como la deformación de la capa intermedia.

En cuanto a chips personalizados, MediaTek avanza exitosamente en el desarrollo del TPU de 3nm (ZebraFish) para Google, con producción masiva prevista para la segunda mitad de 2026. El informe mantiene las proyecciones de ingresos de USD 1.600 millones para 2026 y USD 10.000 millones para 2027, considerando que esto será clave para la reevaluación del valor de MediaTek.

Sobre la perspectiva de proveedores, Nvidia está introduciendo gradualmente a Samsung como complemento de TSMC. Para el nodo LP35 de 2027 podría implementarse una estrategia de doble proveedor, rompiendo las expectativas de monopolio de TSMC en los procesos avanzados para Nvidia.

Nvidia Rubin Ultra: ¿Encapsulado con 2 o 4 Die en un solo chip? ¿Cuál es el impacto?

El mercado sigue de cerca si el Rubin Ultra de Nvidia para 2027 tendrá 2 o 4 Die de computación en un solo encapsulado; esto depende esencialmente de si la tecnología CoWoS-L de TSMC puede soportar con eficacia en costes diseños de chip de hasta 9 tamaños de máscara (reticle): dicho esquema incluiría 4 Die de computación, 2 Die de I/O y de 8 a 10 HBM.

Independientemente de si Rubin Ultra emplea 2 o 4 Die, no cambiará sustancialmente el consumo de capacidad de producción de chips de TSMC por parte de Nvidia. El roadmap CoWoS de TSMC indica que en 2027 se puede soportar 9 máscaras, es viable técnicamente, aunque aún deben resolverse problemas de confiabilidad como la deformación de la capa intermedia. Si este escollo técnico no se supera, la solución EMIB-T de Intel podría disputar el mercado de TSMC en proyectos como el TPU de 2nm de Google.

Demanda explosiva de LPU de Nvidia: ¿Quién se beneficiará, Samsung o TSMC?

El Groq 3 LPU de Nvidia está programado para salir en la segunda mitad de 2026, incorporando racks LPX refrigerados por líquido, con 256 LPU por gabinete, cada uno con 128GB de SRAM en chip y 640 TBps de ancho de banda expandible, enfocado en escenarios de inferencia de IA de baja latencia. Actualmente, el LP30 se produce con el proceso de 7nm de Samsung.

Datos de la cadena de suministro revelan que a partir del LP35 (4nm), que se fabricará paralelamente al Rubin Ultra en 2027, Nvidia podría adoptar una estrategia de suministro dual entre TSMC y Samsung. El LP40 (previsto para 3nm) se lanzaría en 2028 junto con la plataforma Feynman, empleando SRAM discreto y la tecnología de apilamiento 3D SoIC de TSMC.

En cuanto a capacidad de SoIC, TSMC estima que alcanzará 14.000 piezas mensuales en 2026, subiendo a 28.000 en 2027 y expandiéndose gradualmente a 45.000 en 2028.

¿El chip base (Base Die) HBM de Corea se orientará hacia TSMC de 3nm?

Debido a que los chips base de HBM4e y HBM5 requieren diseño personalizado y soporte de IP en gran volumen, el proceso de 3nm de TSMC será el nodo clave mundial para estos chips base en 2028.

Según información reciente de la cadena de suministro, TSMC convertirá de 10 a 20 mil piezas de capacidad de 4/5nm a 3nm en la Fase 3 de Fab 18, preparándose para la demanda de chips base HBM4e y HBM5 personalizados, incluidos los proveedores coreanos de HBM.

En cuanto a inversiones, el almacenamiento de IA (incluyendo chips base de SRAM y HBM) será el principal motor de crecimiento de TSMC a partir de 2028.

¿Qué impacto tiene el anuncio de Broadcom y Google en las oportunidades de TPU para MediaTek?

El anuncio de la colaboración entre Broadcom y Google generó dudas sobre la posición estratégica de MediaTek en la cadena de suministro de TPU. Sin embargo, el informe señala claramente que este hecho no cambia la perspectiva positiva sobre el TPU de 3nm (ZebraFish) de MediaTek.

La verificación en la cadena de suministro confirma que ZebraFish se producirá en masa como estaba previsto para la segunda mitad de 2026. El supuesto de 400.000 unidades enviadas en 2026 (equivalente a USD 1.600 millones en ingresos) “debería cumplirse con solidez”. Actualmente el TPU de 3nm está realizando ajustes ECO en algunas capas metálicas debido a un consumo ligeramente superior al estimado, pero esto no afecta el cronograma de producción y Google está realizando pruebas en paralelo. En etapa de producción se utilizará un nuevo set de máscaras con cambios de diseño, y el chip será más estable en rendimiento y calidad.

Más importante aún, el informe es ahora optimista sobre el suministro de sustratos ABF para MediaTek en 2027, reafirmando su proyección más alta en el mercado: 2,5 millones de unidades enviadas en 2027, aportando cerca de USD 10.000 millones en ingresos y manteniendo una calificación de “mantener” (overweight).

Según el pronóstico completo de entregas de TPU de Google, el volumen total pasará de 2,4 millones de unidades en 2024 a 6 millones en 2027 y 7 millones en 2028. ZebraFish de MediaTek (v8, 3nm) y HumuFish (v10, 2nm) serán protagonistas de las entregas clave entre 2026 y 2027.

¿Cuánta demanda de chips implica el aumento de la capacidad de procesamiento?

Recientemente, se han anunciado numerosos planes de implementación de capacidad de procesamiento, como el proyecto de 2GW entre AWS y OpenAI, y el de 3,5GW entre Google y Broadcom. Al convertir estos datos de energía en requerimientos concretos de chips, la conclusión central es: la energía eléctrica no es el cuello de botella para la demanda de chips de TSMC, sino que los sustratos ABF y el suministro de HBM sí lo son.

Los cálculos muestran que, durante el ciclo de vida de estos proyectos, el consumo total implícito de wafers CoWoS de TSMC sería de aproximadamente 953.000 piezas, y para wafers delanteros de 2nm y 3nm rondaría las 652.000 piezas. Si se asume que los contratos vinculados a OpenAI se ejecutan en tres años, se estima que en 2027 la demanda anual de CoWoS para estos proyectos en TSMC será de 259.000 piezas.

Morgan Stanley considera que este objetivo es totalmente alcanzable, ya que TSMC planea expandir su capacidad total de CoWoS a 160-170 mil piezas por mes para fines de 2027, cubriendo suficiente el incremento de demanda mencionado.