Morgan Stanley: Risposte alle cinque domande chiave sulla catena di fornitura asiatica dei semiconduttori per l'intelligenza artificiale

L'ultimo rapporto di Morgan Stanley penetra il rumore degli investimenti nell'infrastruttura AI e, basandosi su indagini di filiera in Asia, risponde alle cinque principali domande del mercato: Il packaging Rubin Ultra di Nvidia, la selezione dei produttori per LPU, la transizione dei wafer base HBM di Samsung verso TSMC, l’impatto della collaborazione tra Broadcom e Google su MediaTek, e il significato reale dell’incremento di capacità di calcolo per la domanda di chip.

Nel campo dell'advanced packaging, Morgan Stanley afferma che la posizione monopolistica di TSMC su CoWoS/SoIC continua a rafforzarsi: la capacità produttiva raggiungerà tra 160.000 e 170.000 wafer al mese entro il 2027, sufficiente a soddisfare la domanda esplosiva di capacità di calcolo. Tuttavia, i chip di dimensioni ultra-grandi devono ancora affrontare sfide tecniche come la deformazione dell'interposer.

Per quanto riguarda i chip custom, il progetto 3nm TPU (ZebraFish) di MediaTek per Google sta procedendo spedito e la produzione in massa è attesa per il secondo semestre 2026. Il report mantiene la previsione di ricavi a 1,6 miliardi di dollari per il 2026 e 10 miliardi per il 2027, ritenendo che ciò abbia un impatto decisivo sulla rivalutazione di MediaTek.

Per quanto riguarda il foundry, Nvidia sta progressivamente integrando Samsung come integratore di TSMC; il nodo LP35 nel 2027 potrebbe adottare una strategia dual-vendor, rompendo così l'aspettativa che TSMC abbia il monopolio sui nodi avanzati di Nvidia.

Nvidia Rubin Ultra: packaging da 2 o 4 die per chip? Quali sono le implicazioni?

Il mercato si concentra molto sulla scelta di Nvidia nel 2027 per Rubin Ultra: integrare 2 o 4 die di calcolo in un singolo packaging, decisione fondamentalmente legata alla capacità del CoWoS-L di TSMC di supportare, in modo economicamente sostenibile, la progettazione di chip fino a 9 reticle — soluzione che includerebbe 4 compute die, 2 I/O die e 8~10 HBM.

Indipendentemente dal fatto che Rubin Ultra adotti una configurazione da 2 o 4 die, il consumo di capacità wafer di TSMC da parte di Nvidia non cambierà sostanzialmente. La roadmap di TSMC CoWoS indica che il supporto a 9 reticle sarà possibile già nel 2027: tecnicamente fattibile, pur permanendo sfide di affidabilità come la deformazione dell'interposer. Se questo vincolo tecnico non verrà superato, EMIB-T di Intel potrebbe sottrarre share a TSMC su progetti come TPU 2nm di Google.

Esplosione della domanda LPU di Nvidia: chi beneficerà, Samsung o TSMC?

Nvidia Groq 3 LPU è in uscita nel secondo semestre 2026, con rack refrigerati a liquido LPX, ciascun armadio con 256 LPU, ogni chip con 128GB di SRAM on-die e 640 TBps di banda passante, ottimizzato per scenari di inferenza AI a bassa latenza. L’attuale versione LP30 viene prodotta da Samsung a 7nm.

L’indagine sulla supply chain mostra che, a partire dal nodo LP35 (4nm) — in produzione contemporaneamente a Rubin Ultra nel 2027 — Nvidia potrebbe adottare una strategia dual-vendor tra TSMC e Samsung. LP40 (3nm previsto) debutterà nel 2028 con la piattaforma Feynman, utilizzando SRAM discreto e stacking 3D SoIC di TSMC.

In termini di capacità SoIC, TSMC prevede 14.000 wafer/mese nel 2026, 28.000 nel 2027, e un’ulteriore espansione fino a 45.000 nel 2028.

I wafer base HBM coreani passeranno a TSMC 3nm?

Poiché i wafer base per HBM4e e HBM5 richiedono customizzazione massiva e supporto IP, il nodo 3nm di TSMC sarà, entro il 2028, un punto di riferimento globale per questi componenti.

Le ultime informazioni di filiera indicano che TSMC riconvertirà, nella Fab 18 Fase 3, 10.000~20.000 wafer/mese 4/5nm in 3nm, per rispondere alla domanda custom di wafer base HBM4e/HBM5, inclusi i fornitori coreani.

A livello d’investimento, la memoria AI (inclusi SRAM e wafer base HBM) sarà un motore fondamentale della crescita di TSMC dal 2028 in avanti.

Che impatto avrà l’annuncio Broadcom-Google sulle opportunità TPU di MediaTek?

La collaborazione Broadcom-Google aveva sollevato dubbi sul ruolo strategico di MediaTek nella catena TPU. Tuttavia il report precisa che questo evento non cambia la view positiva sulla 3nm TPU (ZebraFish) di MediaTek.

I controlli di filiera confermano che ZebraFish andrà in produzione di massa nel secondo semestre 2026, il target di 400.000 unità spedite (equivalenti a circa 1,6 miliardi di dollari fatturato) “appare raggiungibile”. Attualmente il 3nm TPU è oggetto di ECO su alcuni layer metallici, a causa di un consumo energetico leggermente superiore alle attese, senza impatti sulla tempistica di mass production; Google sta già testando e validando. La fase di volume production vedrà l’adozione di nuovi reticoli che integrano la revisione del design, con prestazioni e qualità migliorate.

Più importante, il report si mostra ottimista sulla fornitura di substrate ABF da parte di MediaTek per il 2027, mantenendo la previsione più alta sul mercato: 2,5 milioni di pezzi spediti, per circa 10 miliardi di dollari di ricavi e rating “outperform”.

Sul totale delle previsioni di spedizione Google TPU, si andrà dai 2,4 milioni di unità nel 2024 ai 6 milioni nel 2027, fino a 7 milioni nel 2028. ZebraFish (v8, 3nm) e HumuFish (v10, 2nm) daranno contributi importanti tra il 2026 e il 2027.

Quanto impatteranno i nuovi deployment di capacità di calcolo sulla domanda di chip?

Sono stati annunciati molti piani di deployment: una joint venture da 2GW tra AWS e OpenAI e un programma da 3,5GW tra Google e Broadcom. Tradurre questi dati di potenza in domanda concreta di wafer porta a una conclusione chiave: non è la disponibilità di elettricità il collo di bottiglia per TSMC, ma i substrate ABF e gli HBM rimangono il vero fattore limitante.

Secondo le stime, durante il ciclo di vita dei progetti sopra citati, la domanda totale di wafer CoWoS di TSMC sarà di circa 953.000 unità, di cui wafer 2nm/3nm per circa 652.000. Se gli accordi OpenAI andranno a regime entro tre anni, la domanda annuale di CoWoS per questi progetti si attesterà, al 2027, sulle 259.000 unità.

Morgan Stanley ritiene che questo obiettivo sia pienamente realizzabile, dato che TSMC porterà la capacità CoWoS tra le 160.000 e le 170.000 wafer/mese (160-170kwpm) entro fine 2027, più che sufficiente per soddisfare questa domanda aggiuntiva.