Nowe twarde zasady CEO Intel, Chen Liwu: jeśli chip nie osiągnie masowej produkcji po dwóch próbach tape-out, pracownicy zostaną zwolnieni

Według doniesień Tom's Hardware z 20 czerwca, CEO Intel, Pat Gelsinger, przeprowadza znaczącą zmianę kultury rozwoju chipów wewnątrz firmy Intel. Jednym z najważniejszych wymagań jest to, że wersja A0 chipu po pierwszym tape-out musi być gotowa do bezpośredniej produkcji masowej.

Wcześniejsze doniesienia sugerowały, że Pat Gelsinger będzie osobiście zatwierdzał projektowanie chipów i pozwalał na tape-out. Jak pokazują ostatnie ujawnione wymagania wewnętrzne, Gelsinger nie tylko oczekuje redukcji liczby wad przez zespoły projektowe, ale także chce, by chip już na etapie A0 osiągnął niemal finalną dojrzałość produkcyjną, zamiast polegać jak dotychczas na kolejnych wersjach poprawiających błędy.

Podczas globalnej konferencji technologicznej, medialnej i komunikacyjnej Morgan Stanley, Gelsinger powiedział: „Obecnie buduję nową kulturę. Wersja A0 musi być gotowa do produkcji masowej. Wcześniej w Intel nie było takiej kultury, dlatego teraz wymagam, by A0 przeszła za pierwszym razem. Z wersją B0 można jeszcze zachować pracę, ale dalej – zostaniesz zwolniony.”

Dalej Gelsinger wyjaśnił, że początkowo wielu pracowników sądziło, że wymogi te to żart, lecz wraz z rzeczywistym wdrożeniem nowego systemu, pracownicy Intel zaczęli postrzegać zmieniające się standardy zarządzania. Obecnie Intel rygorystycznie sprawdza wszystkie projekty, naprawy defektów oraz używane moduły IP przed tape-out, by zapewnić, że weryfikacja jest ukończona przed oficjalnym tape-out.

IT Home uwaga: A0 to pierwszy sprzętowy wariant chipu po pierwszym tape-out. Udany A0 oznacza, że chip od razu po produkcji działa poprawnie, wykonuje swoje funkcje i spełnia główne wymagania specyfikacji, nie wymaga poważnych modyfikacji i jest bliski jakości produktu masowego.

Dla dużego CPU z zaawansowanym procesem produkcji jest to bardzo trudny cel. Dla porównania, niektóre procesory o prostszej strukturze i większej liczbie redundancji łatwiej osiągają sukces już przy pierwszym tape-out.

W przeszłości Intel zazwyczaj przeprowadzał wiele iteracji steppingu, by usunąć defekty, zoptymalizować wydajność i poprawić uzysk. Na przykład, serwery Xeon Sapphire Rapids procesory ujawniono, że miały około 500 wad. By rozwiązać problemy, osiągnąć docelowe parametry wydajności i uzysku, Intel wypuścił wiele wersji steppingu: A0, A1, B0, C0, C1, C2, D0, E0, E2, E3, E4 i E5.